무손실 인코더 및 디코더 IP-코어
일반 설명
보관 및 저장에서는 물론 포스트 프로덕션에서 이미지 품질을 그대로 유지하는 것이 항상 최우선 과제였습니다.
오늘날 우리의 디지털 시대는 이러한 요구를 점점 더 시급한 문제와 연관시키고 있습니다. 해상도, 프레임 속도 및 비디오 품질의 증가로 대역폭 및 스토리지 요구가 급증하고 있습니다. 이 때, JPEG 2000 과 intoPIX의 M-Lossless (MLS) 제품군의 Mathematically Lossless 처리를 통해 모든 정보를 전혀 변경하지 않고 저장 및 배포 요구를 절반 또는 3분의 1로 줄일 수 있습니다. 단일 FPGA에서 가장 강력하고 유연한 JPEG 2000 IP-코어로 수학적으로 무손실 압축을 제공 할 수 있습니다.
FPGA 및 ASIC 구성
일반적인 구성 목록은 아래를 참조하십시오.
| 참조 IP-코어 (-enc 또는 -dec) | 최대 해상도 | 최대 프레임 속도 | 색상 샘플링 | BIT DEPTH | 최대 비트 레이트 범위(최대) |
|---|---|---|---|---|---|
| IPX-J2K-HD-MLS-444-12 | 2048x1080 | ~ 60fps 변수* | 422/444 | 8, 10, 12 (14, 16 - 옵션) | 수학적으로 무손실 |
| IPX-J2K-UHD4K-MLS-444-12 | 4096x2160 | ~ 24fps 변수* | 422/444 | 8, 10, 12 (14, 16 - 옵션) | 수학적으로 무손실 |
*가변 속도 - 모든 종류의 컨텐츠에서 수학적으로 무손실 코딩이 보장되어야 합니다. 코어는 평균 프레임 속도를 유지하도록 설계되었습니다. 콘텐츠가 단순할수록 프레임 처리 속도가 빨라지고 노이즈가 많은 콘텐츠에는 시간이 더 걸릴 수 있습니다. 속도는 평균 추정치입니다.
필요한 구성이 여기에 정확하게 있지 않습니까? 추가 기능? 더 높은 해상도? 정확한 IP-코어 리소스 정보를 원하십니까?
더 많은 정보
관련 IP 및 SDK
- JPEG2000 인코더 / 디코더 IP 및 기타 IP에 최적인 FPGA를 위한 멀티 포트 DDR 메모리 컨트롤러 IP-코어
- JPEG2000 VSF TR01 (버전 1 및 버전 2)에 대한 MPEG2-TS Encap/Decapsulation IP-코어
- Encryption / Crypto (AES, RSA, HMAC-SHA1, 워터 마킹 인터페이스) FPGA IP-코어
- FPGA & ASIC 설계를 위한 JPEG 2000 HD 인코더 / 디코더 IP-코어
- FPGA & ASIC 설계를 위한 JPEG 2000 디지털 시네마 인코더/디코더 IP-코어
- FPGA & ASIC 설계를 위한 JPEG 2000 UHDTV 4K / 8K 인코더 / 디코더 IP-코어
