intoPIX의 HD 인코더 및 디코더 IP-코어
일반 설명
가장 까다로운 브로드캐스팅 및 Pro AV 애플리케이션에 대응하도록 설계된 당사 솔루션은 프레임 속도 및 해상도 측면에서, 그리고 추가적으로 초저대기시간 지원을 통해 전송 애플리케이션, 내부 J2K 스케일링을 통한 모니터링 애플리케이션을 지원하므로, 모든 SD 및 HD 표준과의 완벽한 상호 운용성을 보장합니다.
이 아키텍처는 단일 칩에서 다중 채널 운용을 실시간으로 제공합니다.
이 코어는 사용자가 엔드 투 엔드 전송에서 약 5ms 지연에 도달 할 수 있도록 저 지연 및 초저 지연 모드를 모두 제공합니다.
FPGA 및 ASIC 구성
일반적인 구성 목록은 아래를 참조하십시오.
| 참조 IP-코어 (-enc 또는 -dec) | 해상도 | 최대 프레임 속도 | 색상 샘플링 | BIT DEPTH | 비트 레이트 범위 (최대) |
|---|---|---|---|---|---|
| IPX-J2K-HD-30-422-10-250 | 1920x1080 | 30P / 60i | 4:2:2 | 8, 10 | 250Mbps |
| IPX-J2K-HD-60-422-10-400 | 1920x1080 | 60P | 4:2:2 | 8, 10 | 400Mbps |
| IPX-J2K-HD-60-444-10-500 | 1920x1080 | 60P | 4:4:4 & 4:2:2 | 8, 10 | 500Mbps |
| IPX-J2K-HD-120-444-10-1000 | 1920x1080 | 120P | 4:4:4 & 4:2:2 | 8, 10 | 1Gbps |
필요한 구성이 여기에 정확하게 있지 않습니까? 추가 기능? 더 높은 해상도? 정확한 IP-코어 리소스 정보를 원하십니까?
더 많은 정보
관련 IP 및 SDK
- JPEG2000 인코더 / 디코더 IP 및 기타 IP에 최적인 FPGA를 위한 멀티 포트 DDR 메모리 컨트롤러 IP-코어
- JPEG2000 VSF TR01 (버전 1 및 버전 2)에 대한 MPEG2-TS Encap/Decapsulation IP-코어
- Encryption / Crypto (AES, RSA, HMAC-SHA1, 워터 마킹 인터페이스) FPGA IP-코어
- FPGA & ASIC 설계를 위한 JPEG 2000 디지털 시네마 인코더/디코더 IP-코어
- FPGA & ASIC 설계를 위한 JPEG 2000 UHDTV 4K / 8K 인코더 / 디코더 IP-코어
- FPGA & ASIC 설계를 위한 JPEG 2000 수학적무손실(최대 16비트) 인코더/ 디코더 IP-코어
